|
可配置eSi-RISC處理器核心BaySand晶片的客戶
EnSilica、半導(dǎo)體解決方案的提供者和IP與BaySand,專家在應(yīng)用程序配置ASIC BaySand向客戶提供的新推出的ASIC ultrashuttle - 65多項目晶片(”)客戶提供一系列IP解決方案,可以配置為特定的應(yīng)用程序需求。
IPs將包括EnSilica eSi-RISC的處理器核心,eSi-Connect處理器外設(shè),eSi-Crypto加密和eSi-Comms通信IP解決方案以及硬件加速器。
EnSilica的自動流允許復(fù)雜的CPU子系統(tǒng)在幾天內(nèi)交付給客戶。這個子系統(tǒng)可以包含單個或多個eSi-RISC處理器核心和JTAG調(diào)試和一系列外圍設(shè)備、計時器以及加密加速器核心,使安全引導(dǎo)和溝通。系統(tǒng)是建立在標(biāo)準(zhǔn)多層AMBA AHB總線結(jié)構(gòu)生成的自動化流程。額外的APB、AHB上可以包括允許客戶的輕松集成的IP核。這個設(shè)計流程允許EnSilica處理器子系統(tǒng)是交付給客戶之前,第一個ASIC ultrashuttle 65年10月- 65”運行。
“我們非常高興成為一個活躍的和不可或缺的伙伴在其新的ASIC BaySand ultrashuttle - 65”計劃,“說伊恩•Lankshear EnSilica的首席執(zhí)行官。“通過支持多個項目定制四個金屬層和促進進入深亞微米硅通過提供一個負(fù)擔(dān)得起的和可靠的ASIC的解決方案,ASIC ultrashuttle - 65航天飛機計劃重新定義了傳統(tǒng)的硅其他鑄造廠提供的概念。”
的支持下一個經(jīng)過驗證的設(shè)計流程和方法,不需要任何特殊的EDA工具,專業(yè)知識或許可證,ASIC ultrashuttle - 65”程序結(jié)構(gòu)化,提供高質(zhì)量、驗證和充分測試ASIC。方法是基于BaySand完全標(biāo)準(zhǔn)單元庫的特征,加上EnSilica eSi-family硅驗證的IP和結(jié)合BaySand RTL簽收可測試性設(shè)計方法,包括設(shè)計(DFT),自動測試模式生成(生成),全掃描,JTAG、阿拉伯學(xué)者和物理實現(xiàn)。ASIC ultrashuttle - 65”也可以用于FPGA ASIC轉(zhuǎn)換最小化風(fēng)險,降低成本和縮短上市時間。
EnSilica eSi-RISC是家庭的高度可配置和低功耗嵌入式系統(tǒng)軟處理器核心,規(guī)模在范圍廣泛的應(yīng)用程序和獨特的同時支持16位和32位配置。硅芯被廣泛證實的各種ASIC技術(shù)到28 nm。EnSilica eSi-RISC家庭是完全支持的范圍的IP庫包括eSi-Connect處理器外設(shè),eSi-Crypto加密硬件加速器和eSi-Comms通信解決方案。
“我們非常興奮EnSilica支持我們的行動之間的橋梁ASIC設(shè)計人員和65海里ASIC實現(xiàn),“說埃胡德•Yuhjtman BaySand執(zhí)行市場營銷和銷售。“EnSilica參與ASIC ultrashuttle - 65項目,我們共同的客戶現(xiàn)在有機會實現(xiàn)SoC的全套先進的IPs包括基于risc CPU、加密和硬件加速器”。
AC電源插座http://www.gastrotommy.com |
當(dāng)前位置:
